Im Rahmen der Konferenzreise wird Dr. Chandan Kumar Jha am 33. IEEE Asian Test Symposium sowie an der 38. International Conference on VLSI Design (Very Large-Scale Integration Design) teilnehmen. Auf den Konferenzen wird er neue Erkenntnisse aus dem Feld In-Memory-Computing, Approximate Circuits und Large Language Models (LLMs) für die Verifikation präsentieren. Zudem wird er ein Tutorial zum Einsatz von LLMs für die Hardware-Verifizierung im VLSI-Design halten.
Die Konferenzreise soll außerdem dazu dienen, mit den Forschungsgruppen führender indischer Institute (IIT Gandhinagar, IIT Bombay und IIIT Bangalore) über aktuelle Forschungserkenntnisse zu diskutieren. Somit soll der Wissensaustausch an der Schnittstelle von In-Memory-Computing und Approximate Circuits gefördert werden. Die Paper-Präsentationen sowie daran anschließende Diskussionen werden außerdem die Möglichkeit bieten, sich zu vernetzen und mit Forschenden aus Wissenschaft und Industrie in den Austausch zu kommen. Ziel ist es, durch die Identifikation gemeinsamer, sich ergänzender Forschungsbereiche, langfristige, internationale Partnerschaften aufzubauen und so den Grundstein für zukünftige institutsübergreifende Projekte zu legen.
Förderempfänger:
Dr. Chandan Kumar Jha (Fachbereich 3 – Mathematik und Informatik)
Förderzeitraum:
14.12.2024-09.01.2025
Haben Sie Interesse am DSC Seed Grant?
Mehr Infos zum DSC Seed Grant finden Sie hier.
Fragen beantwortet:
Dr. Lena Steinmann
DSC Koordinatorin
Tel. +49 (421) 218 - 63941
E-Mail: lena.steinmannprotect me ?!uni-bremenprotect me ?!.de
